

Übung zu Betriebssystemtechnik

Aufgabe 1: Privilegientrennung

23. April 2025

Dustin Nguyen, Maximilian Ott & Phillip Raffeck

Lehrstuhl für Informatik 4

Friedrich-Alexander-Universität Erlangen-Nürnberg



Lehrstuhl für Informatik 4
Systemsoftware




Friedrich-Alexander-Universität
Technische Fakultät

Ziel der 1. Aufgabe: Anwendungen sollen in einem unprivilegierten Modus laufen



Quelle: Wikipedia




Quelle: Wikipedia

8086 16 bit, 1 MB Speicher adressierbar

- Segmentierung mit 20 bit Adressbus
- 14 Register

Real Mode Register

Akkumulator 


Basisregister 

Zählerregister 

Datenregister 

Quellindex 

Zielindex 

Basiszeiger für
Stapelrahmen 

Stapelzeiger 

Instruktionszeiger 

Statusregister 

Codesegment 

Datensegment 

Stacksegment 


Extrasegment 

Zugriff auf **Ziel**daten in 0x5 cafe

1. Setze **ds** auf 0x5000
(Bereich 0x5 0000 – 0x5 ffff)
2. Zugriff über **ds:0xcafe**
($\text{ds} \times 0x10 + 0xcafe = 0x5\text{ cafe}$)

Alternativ:


1. Setze **ds** auf 0x5c04
(Bereich 0x5 c040 – 0x6 c039)
2. Zugriff über **ds:0xabe**



Name aufgrund der Schutzringe
(*Privilege Level*)



Quelle: Wikipedia



Quelle: Wikipedia

80286 16 bit, 16 MB Speicher adressierbar

- Segmentierung mit 24 bit Adressbus


80386 32 bit, 4 GB Speicher adressierbar


- Segmentierung mit 32 bit Adressbus
- zusätzlich auch *Paging* (ab 80386DX)

- Einführung von Deskriptortabellen
 - GDT** Global Descriptor Table
 - LDT** Local Descriptor Table
 - IDT** Interrupt Descriptor Table
 - jeder der Deskriptoren (max. 8 192 pro Tabelle) besteht aus
 - Basisadresse (24 bit bzw. 32 bit)
 - Länge (16 bit bzw. 20 bit)
 - Parameter wie Typ, Berechtigung, Aktiv, ...
- Segmentselektoren zeigen nun auf Einträge in GDT/LDT

16 bit Segmentdeskriptoreintrag







Zugriff auf Speichermodell 0x210 f00d.asm

→ Zugriff über 0x210 f00d `mov ax, 0x10`

■ über GDT Eintrag 0x18 mit

`mov ds, ax`
Base Address 0x10 0000 und

`mov es, ax`
Segment Limit 0x3f0 0000

`mov fs, ax`

■ mit Segmentregister ds mit

`mov ss, ax`
`mov ax, 0x18`

`mov ds, ax`

`jmp 0x8:load_cs`

15 0
■ Offset 0x200 f00d

load_cs: `mov eax, 0x200 f00d`

Global Descriptor Table

• Daten Ring 3 0x20


■ Zugriff via ds: 0x18

(Base Address 0x10 0000 +

0x08) (0x200 f00d = 0x210 f00d)

0x200 f00d = 0x210 f00d

Hauptspeicher





Syntaxunterschiede bei x86-Assembler

Intel:

`mov ax, 0x18`

(Ziel, Quelle)

`objdump -M intel`

Standard bei `nasm` (Netwide Assembler)

AT&T:

`mov $0x18, %ax`

(Quelle, Ziel)

Standard bei `objdump`

und `GCC inline asm`

Zugriff auf Speichermodell 0x210 f00d.asm

→ Zugriff über 0x210 f00d `mov ax, 0x10`

■ über GDT Eintrag 0x18 mit

`mov ds, ax`
Base Address 0x10 0000 und

`mov es, ax`
Segment Limit 0x3f0 0000

`mov fs, ax`

■ mit Segmentregister ds mit

`mov ss, ax`

`mov ax, 0x18`

`mov ds, ax`

`jmp 0x8:load_cs`

15 0
■ Offset 0x200 f00d

`load_cs: mov eax, 0x200 f00d`

Global Descriptor Table

• • • Daten Ring 3 0x20


■ Zugriff via ds: 0x18

(Base Address 0x10 0000 +

Code 0x08) (0x10 0000 +

0x200 f00d = 0x210 f00d)

Hauptspeicher



64 bit GDT (Flaches Speichermodell)

Flaches Speichermodell → longmode.asm:

```
lgdt[gdt:long mode_pointer]
```

start

Basis: Startadresse der GDT

(bei uns GDT:

Limit: Länge der GDT in Bytes

Instruktionen:



1gdt in Register laden

```
mov es, ax
```

mov cs, ax
mov fs, ax
sgdt aus Register lesen

mov fs, ax

```
mov gs, ax
```



64 bit GDT Datensegmentdeskriptoreintrag ISDMv3 3.4.5.1 & AAPMv2 4.8.2

63	0x0	Base Address (high): Bits 24 – 31 der Startadresse	Base Address (high)
56			
55	0x0	Granularity: Byte (0) oder 4 KB-Block (1)	Granularity
54	0x0	Operation Size: Longmode / 16 bit (0) oder 32 bit (1)	Operation Size
53	0x1	Longmode: Kompatibilitäts- (0) oder 64 bit-Modus (1)	Longmode
52	0x0	Available: zur freien Verwendung	
51	0x0	Segment Limit (high): Oberer Teil der Segmentgröße	Segment Limit (high)
48			
47	0x1	Present: Eintrag aktiv (1) oder inaktiv (0)	
46			
45	0x0	Descriptor Privilege Level: Erlaubter Ring	
44	0x1	Descriptor type: System (0) oder Code/Daten (1)	
43		Type: Bedeutung abhängig vom Deskriptortyp	
40	0xA0x2	Code (Bit 43 = 1) lesbar (Bit 41 = 1)	
39		Daten (Bit 43 = 0) schreibbar (Bit 41 = 1)	
	0x0	Base Address (low): Bits 0 – 23 der Startadresse	Base Address (low)
16			
15		Segment Limit (low): Unterer Teil der Segmentgröße	Segment Limit (low)
	0x0		
0			

64 bit GDT (Flaches Speichermodell)

Flaches Speichermodell → longmode.asm:

```
lgdt[gdt:long mode_pointer]
```

start

Basis: Startadresse der GDT

(bei uns GDT:

Limit: Länge der GDT in Bytes

Instruktionen:



1gdt in Register laden

```
mov es, ax
```

mov cs, ax
mov fs, ax
sgdt aus Register lesen

mov fs, ax

```
mov gs, ax
```



ISDMv3 6.14

- Laden von GDT/LDT/IDT (lgdt/lldt/lidt) und Taskregister (ltr)

- Ändern (inc) 00000000000010000000000010000011 Dataregister (dr0-7)

- Konfigurieren von Model-Specific Register (rdmsr/writemsr)

■ Invalidieren von Cache (invd/wbinvd) und TLB (invlpg)

- **Sperr-/Erlaubnisflags** (Status/Combiner Codes aktiv)


- Zugriff auf I/O Ports (in/out)

```

- 150 + 8 | 000000000000010000000000001100011 | code segment

```

in Ring-3-Privilegien (führt zu General Protection Fault)
(bei Unterbrechungen und I/O Port jedoch abhängig von I/O Privilege Level)



Global Deskriptor Table

[illegible]

Den aktuellen Ring finden

*And some things that should not have been forgotten were lost.
[...] the ring passed out of all knowledge.*


(Galadriel)

```
inline unsigned current_ring() {  
    // read code segment register  
    unsigned cs;  
    asm volatile ("mov %%cs, %0\n\t" : "=r"(cs));  
    return cs & 0b11; // last bits define the ring  
}
```


**Wenn im Userspace (Ring 3) ein Interrupt kommt:
Woher bekommen wir (wieder) den Kernelstack?**

Task State Segment



- Ab 1996 (auch für 32-bit Protected Mode, hardware Task-Support für 32-bit Hardware Tasks)
- Der Zustand von I/O-Berechtigungen Systeme relevanten Funktionen in Hardware!
- State Segment (TSS) gesichert
- Stackpointer für jeden (privilegierten) Ring (es wird später der komplette CPU-Zustand gewechselt)
(es wird später der komplette CPU-Zustand gewechselt)
→ Segmente werden neu geprüft [teuer], selbst wenn sie sich nicht ändern (= Normalfall bei Betriebssysteme mit Paging)
■ zusätzlich noch Interrupt Stack Table (nicht notwendig für STUBS)
- Nicht portabel (auf andere Architekturen)
■ Steuerung von I/O Berechtigungen
- Stackpointer für jeden (privilegierten) Ring (auch nicht notwendig für STUBS)
- Verlinkung bei Hardware Task Umschaltung (via ein TSS jmp Kern Task oder Interrupts)
■ für Stackpointer und ggf. I/O Berechtigung








1. Speicher für TSS reservieren
Im Mehrkernbetrieb hat jeder Kern einen eigenen TSS allokiert
2. TSS Deskriptor Eintrag in GDT anlegen
■ einen eigenen TSS Deskriptor Eintrag
3. Task Register (tr) setzen
■ einen eigenen TSS Deskriptor Eintrag
■ mittels ltr Instruktion
■ das Task Register (tr) passend gesetzt
■ zeigt auf Segment Offset (hier: 0x28)
4. RSP0 setzen
■ auf Kernelstack des aktuellen Threads
■ bei jedem Kontextwechsel anpassen



Core Local Storage (7.5 ECTS)



+ 16× SSE Register (XMM, 128 bit)

+ Kontrollregister + Debugregister

```
// gcc -O0 example.c -pthread
#include <stdio.h>
#include <pthread.h>

long foo = 1;
__thread long bar = 1;

static void * action(void * tid) {
    for (int i = 0; i < 3; i++)
        printf("Thread %p: foo = %ld, bar = %ld\n",
               tid, ++foo, ++bar);
}

int main() {
    pthread_t t1, t2;
    pthread_create(&t1, NULL, action, (void*)1);
    pthread_create(&t2, NULL, action, (void*)2);
    pthread_join(t1, NULL);
    pthread_join(t2, NULL);
    printf("foo = %ld, bar = %ld\n", foo, bar);
    return 0;
}
```

```
$ gcc -O0 example.c -pthread
$ ./a.out
Thread 0x1: foo = 2, bar = 2
Thread 0x2: foo = 3, bar = 2
Thread 0x1: foo = 4, bar = 3
Thread 0x1: foo = 5, bar = 4
Thread 0x2: foo = 6, bar = 3
Thread 0x2: foo = 7, bar = 4
foo = 7, bar = 1
```

(Wettlaufsituation → auch andere Ausgaben möglich)

- Variablen können als *thread local* gekennzeichnet werden
 - C++ Schlüsselwort `thread_local` oder
 - GCC Attribut `__thread`
- jeder Thread hat automatisch eine eigene Instanz der Variable
 - wird in Linux (x64) über das `%fs` Register realisiert (`%fs` zeigt auf TCB / `struct pthread`, Platz davor für [statischen] TLS reserviert)
 - Compiler kümmert sich um passende Generierung

Aber: Laufzeitumgebung muss sich um Initialisierung für jeden neuen Thread kümmern, komplexe praktische Umsetzung aufgrund von (dynamisch ladbaren) Bibliotheken (`.so`)

 - 📖 Ulrich Dreppers „ELF Handling For Thread-Local Storage“

- im Gegensatz zu TLS händisch, ohne Compiler-Magie
- Verwendung einer Struktur (`Core::Local::Storage`)
- jeder Kern hat eine eigene Instanz der Struktur (→ Array)
- das `%gs` Register eines jeden Kerns zeigt auf den jeweiligen Eintrag
 - setzen mittels `MSR_GS_BASE` sowie `MSR_SHADOW_GS_BASE`
 - (nur) bei Ringwechsel `swapgs` ausführen

```
namespace Core {
    namespace Local {
        struct cache_aligned Storage {
            unsigned id; // Core ID
            // ... später mehr
        };
    }
}
```

Core Local Storage: Einsatz

Abrufen der Kern ID via **Core::getID()**:

- liest 8 bit **LAPIC ID** aus Identification Register (Memory mapped an 0xfee00020)
- Nachschlagen der **Core ID** in Lookup-Tabelle (wird beim Systemstart durch **Core::init()** angelegt)

Ersatz durch **Core::Local::getID()**:

- Abruf im passenden Index des Storage-Arrays mittels %gs

Aufgabe: Benchmark der Varianten mittels Timestamp Counter (TSC) auf Testrechner und in KVM! (Wieso gibt es da signifikante Unterschiede?)

(Ein weiteres & wichtigeres Einsatzgebiet von Core Local Storage folgt in Aufgabe 2)

Fragen?