

Systemprogrammierung

Grundlagen von Betriebssystemen

Teil C – XII.1 Speicherverwaltung: Adressräume

11. Dezember 2026

Rüdiger Kapitza

(© Wolfgang Schröder-Preikschat, Rüdiger Kapitza)



Lehrstuhl für Informatik 4
Systemsoftware



Friedrich-Alexander-Universität
Technische Fakultät

Agenda

Einführung

Rekapitulation

Adressräume

Real

Logisch

Virtuell

Mehradressraumsysteme

Virtualität

Exklusion

Inklusion

Zusammenfassung

Einführung

Rekapitulation

Adressräume

Real

Logisch

Virtuell

Mehradressraumsysteme

Virtualität

Exklusion

Inklusion

Zusammenfassung

- **Adressräume** detailliert behandeln, um Bedeutungen der jeweiligen Ausprägungen erfassen zu können

- **Adressräume** detailliert behandeln, um Bedeutungen der jeweiligen Ausprägungen erfassen zu können
 - real**
 - logisch**
 - virtuell**
 - manifestiert im **Adressraumbellegungsplan** des Herstellers
 - abstrahiert von diesem Plan, aber nicht vom Speicher
 - abstrahiert von der Speicherlokalität (Vorder-/Hintergrund)

- **Adressräume** detailliert behandeln, um Bedeutungen der jeweiligen Ausprägungen erfassen zu können

- gängige¹ **Adressumsetzungstechniken** vorstellen und vertiefen, um die logische/virtuelle Adresse auf eine reale abbilden zu können
 - seitennummeriert/gekachelt, Seitentabelle und -deskriptor
 - explizit oder implizit segmentiert, Segmenttabelle und -deskriptor
 - segmentiert und seitennummeriert, als Kombination beider Techniken
 - inkl. **Übersetzungspuffer** zur Latenzverbergung bei der Abbildung

¹Weitere siehe [4, S. 37–43].

- **Adressräume** detailliert behandeln, um Bedeutungen der jeweiligen Ausprägungen erfassen zu können

- gängige¹ **Adressumsetzungstechniken** vorstellen und vertiefen, um die logische/virtuelle Adresse auf eine reale abbilden zu können

- Modelle der **Mehradressraumsysteme** kennenlernen und sie in ihren nichtfunktionalen Eigenschaften differenzieren können
 - Exklusion** ▪ total private Adressräume für alle Programme
 - Inklusion** ▪ partiell private Adressräume für Maschinenprogramme

¹Weitere siehe [4, S.37–43].

Einführung

Rekapitulation

- ein „**laufender**“ **Prozess** [5, S. 19] generiert Folgen von Adressen auf den Haupt-/Arbeitsspeicher, und zwar:
 - i nach Vorschrift des Programms, das diesen Prozess spezifiziert, wie auch
 - ii in Abhängigkeit von den Eingabedaten für den Programmablauf

- ein „**laufender**“ **Prozess** [5, S. 19] generiert Folgen von Adressen auf den Haupt-/Arbeitsspeicher

- der **Wertevorrat** dieser Adressen ist aber stets gemäß Programm in der Größe nach oben begrenzt
 - er ist initial statisch und gibt die zur Programmausführung mindestens erforderliche Menge an Haupt-/Arbeitsspeicher vor
 - jedoch gestaltet er sich zur Laufzeit dynamisch, nimmt zu und kann dabei aber den „einem Prozess zugebilligten“ Wertevorrat nicht überschreiten
 - letzteres sichert der Kompilierer (typsichere Programmiersprache) oder das Betriebssystem (in Zusammenspiel mit der MMU) zu

- ein „**laufender**“ **Prozess** [5, S. 19] generiert Folgen von Adressen auf den Haupt-/Arbeitsspeicher

- der **Werteveorrat** dieser Adressen ist aber stets gemäß Programm in der Größe nach oben begrenzt

- der einem Prozess zugebilligte Werteveorrat gibt den **Adressraum** vor, in dem dieser Prozess (logisch/physisch) eingeschlossen ist
 - der Prozess kann aus seinem Adressraum normalerweise nicht ausbrechen und folglich nicht in fremde Adressräume eindringen
 - der **Prozessadressraum** hat eine maximale, hardwarebeschränkte Größe

Definition (realer Adressraum)

Der durch einen Prozessor definierte Wertevorrat $A_r = [0, 2^n - 1]$ von Adressen, mit $e \leq n \leq 64$ und (norm.) $e \geq 16$. Nicht jede Adresse in A_r ist jedoch gültig, d.h., A_r kann Lücken aufweisen.

- der **Hauptspeicher** ist adressierbar durch einen oder mehrere Bereiche in A_r , je nach Hardwarekonfiguration

Definition (realer Adressraum)

Der durch einen Prozessor definierte Wertevorrat $A_r = [0, 2^n - 1]$ von Adressen, mit $e \leq n \leq 64$ und (norm.) $e \geq 16$. Nicht jede Adresse in A_r ist jedoch gültig, d.h., A_r kann Lücken aufweisen.

- der **Hauptspeicher** ist adressierbar durch einen oder mehrere Bereiche in A_r , je nach Hardwarekonfiguration

Definition (logischer Adressraum)

Der in Programm P definierte Wertevorrat $A_l = \{[n_1, m_1], [n_2, m_2], \dots, [n_i, m_i]\}$ von Adressregionen, mit $A_l \subset A_r$, der einem Prozess von P zugebilligt wird. Jede Adresse in A_l ist gültig, wobei die Regionen $[n_j, m_j]$ mit $j = 1..i$ sich nicht überlappen.

- führt **Arbeitsspeicher** ein, der partiell linear adressierbar ausgelegt ist und durch das Betriebssystem vollständig auf den Hauptspeicher abgebildet wird

Definition (virtueller Adressraum)

$A_v = A_l$: A_v übernimmt alle Eigenschaften von A_l . Jedoch nicht jede Adresse in A_v bildet ab auf ein im Hauptspeicher liegendes Datum.

Definition (virtueller Adressraum)

$A_v = A_l$: A_v übernimmt alle Eigenschaften von A_l . Jedoch nicht jede Adresse in A_v bildet ab auf ein im Hauptspeicher liegendes Datum.

- Benutzung einer solchen nicht abgebildeten Adresse in A_v verursacht in dem betreffenden Prozess einen **Zugriffsfehler**
- der Prozess erfährt eine **synchrone Programmunterbrechung** (*trap*), die vom Betriebssystem behandelt wird
- das Betriebssystem sorgt für die **Einlagerung** des adressierten Datums in den Hauptspeicher und
- der Prozess wird zur **Wiederholung** der gescheiterten Aktion gebracht

Definition (virtueller Adressraum)

$A_v = A_r$: A_v übernimmt alle Eigenschaften von A_r . Jedoch nicht jede Adresse in A_v bildet ab auf ein im Hauptspeicher liegendes Datum.

- der durch A_v für den jeweiligen Prozess benötigte Hauptspeicher ist „nicht in Wirklichkeit vorhanden, aber echt erscheinend“
 - jedoch steht jederzeit genügend Arbeitsspeicher für A_v zur Verfügung
 - einesteils im Hauptspeicher, anderenteils im Ablagespeicher (*swap area*)
 - der Arbeitsspeicher ist eine virtuelle, der Hauptspeicher eine reale Größe

Einführung

Rekapitulation

Adressräume

Real

Logisch

Virtuell

Mehradressraumsysteme

Virtualität

Exklusion

Inklusion

Zusammenfassung

Adressräume

Real

- ein **Adressraumbelegungsplan** bestimmt, welche Hardware-einheiten über welche Adressen oder Adressbereiche zugreifbar sind
- nicht nur **Speicher** (RAM, ROM), sondern auch **Peripheriegeräte**²

Adressbereich	Größe (KiB)	Verwendung
00000000-0009ffff	640	RAM (System)
000a0000-000bffff	128	Video RAM
000c0000-000c7fff	32	BIOS Video RAM
000c8000-000dffff	96	keine
000e0000-000effff	64	BIOS Video RAM (<i>shadow</i>)
000f0000-000fffff	64	BIOS RAM (<i>shadow</i>)
00100000-090fffff	147456	RAM (Erweiterung)
09100000-fffdffff	4045696	keine
fffe0000-fffeffff	64	SM-RAM (<i>system management</i>)
ffff0000-ffffffffff	64	BIOS ROM

²Speicherabgebildete Ein-/Ausgabe (*memory-mapped I/O*)

- ein **Adressraumbelegungsplan** bestimmt, welche Hardware-einheiten über welche Adressen oder Adressbereiche zugreifbar sind

Adressbereich	Größe (KiB)	Verwendung
00000000-0009ffff	640	RAM (System)
000a0000-000bffff	128	Video RAM
000c0000-000c7fff	32	BIOS Video RAM
000c8000-000dffff	96	keine
000e0000-000effff	64	BIOS Video RAM (<i>shadow</i>)
000f0000-000fffff	64	BIOS RAM (<i>shadow</i>)
00100000-090fffff	147456	RAM (Erweiterung)
09100000-fffdffff	4045696	keine
fffe0000-fffeffff	64	SM-RAM (<i>system management</i>)
ffff0000-ffffffffff	64	BIOS ROM

Toshiba Tecra 730CDT, 1996

- die konkrete Auslegung gibt der **Hersteller des Rechensystems** vor, nicht der Hersteller (Intel) des Prozessors

Ungültige Adressen

- im **Adressraumbelungsplan** finden sich auch Adressbereiche, mit denen keine Hardwareeinheiten assoziiert sind
- der Zugriff darauf ist undefiniert oder liefert einen **Busfehler** (*bus error*)

Adressbereich	Größe (KiB)	Verwendung
00000000–0009ffff	640	RAM (System)
000a0000–000bffff	128	Video RAM
000c0000–000c7fff	32	BIOS Video RAM
000c8000–000dffff	96	keine
000e0000–000effff	64	BIOS Video RAM (<i>shadow</i>)
000f0000–000fffff	64	BIOS RAM (<i>shadow</i>)
00100000–090fffff	147456	RAM (Erweiterung)
09100000–fffdffff	4045696	keine
fffe0000–fffeffff	64	SM-RAM (<i>system management</i>)
ffff0000–fffff000	64	BIOS ROM

Toshiba Tecra 730CDT, 1996

Ungültige Adressen

- im **Adressraumbelungsplan** finden sich auch Adressbereiche, mit denen keine Hardwareeinheiten assoziiert sind

Adressbereich	Größe (KiB)	Verwendung
00000000–0009ffff	640	RAM (System)
000a0000–000bffff	128	Video RAM
000c0000–000c7fff	32	BIOS Video RAM
000c8000–000dffff	96	keine
000e0000–000effff	64	BIOS Video RAM (<i>shadow</i>)
000f0000–000fffff	64	BIOS RAM (<i>shadow</i>)
00100000–090fffff	147456	RAM (Erweiterung)
09100000–fffdffff	4045696	keine
fffe0000–fffeffff	64	SM-RAM (<i>system management</i>)
ffff0000–fffff000	64	BIOS ROM

Toshiba Tecra 730CDT, 1996

- **zeitgenössische Hardware** lässt den Zugriff mit ungültigen Adressen nicht undefiniert, sondern unterbricht den zugreifenden Prozess (*trap*)

- aber auch Adressbereiche mit speziellem Verwendungszweck sind im **Adressraumbelungsplan** festgeschrieben
- der Zugriff darauf bedeutet eine **Zugriffsverletzung** (*access violation*)

Adressbereich	Größe (KiB)	Verwendung
00000000-0009ffff	640	RAM (System)
000a0000-000bffff	128	Video RAM
000c0000-000c7fff	32	BIOS Video RAM
000c8000-000dffff	96	keine
000e0000-000effff	64	BIOS Video RAM (<i>shadow</i>)
000f0000-000fffff	64	BIOS RAM (<i>shadow</i>)
00100000-090fffff	147456	RAM (Erweiterung)
09100000-ffffdfff	4045696	keine
fffe0000-fffeffff	64	SM-RAM (<i>system management</i>)
ffff0000-ffffdfff	64	BIOS ROM

Toshiba Tecra 730CDT, 1996

- aber auch Adressbereiche mit speziellem Verwendungszweck sind im **Adressraumbelungsplan** festgeschrieben

Adressbereich	Größe (KiB)	Verwendung
00000000–0009ffff	640	RAM (System)
000a0000–000bffff	128	Video RAM
000c0000–000c7fff	32	BIOS Video RAM
000c8000–000dffff	96	keine
000e0000–000effff	64	BIOS Video RAM (<i>shadow</i>)
000f0000–000fffff	64	BIOS RAM (<i>shadow</i>)
00100000–090fffff	147456	RAM (Erweiterung)
09100000–fffdffff	4045696	keine
fffe0000–fffeffff	64	SM-RAM (<i>system management</i>)
ffff0000–ffffffffff	64	BIOS ROM

Toshiba Tecra 730CDT, 1996

- typischerweise sind dies Adressbereiche, die der **residente Monitor** (BIOS, *Open Firmware* (OFW), EFI) sein Eigen nennt

- schließlich benennt der **Adressraumbelegungsplan** Adressbereiche, die dem allgemeinen Verwendungszweck unterliegen
- der Zugriff darauf kann einen **Schutzfehler** (*protection fault*) liefern

Adressbereich	Größe (KiB)	Verwendung
00000000-0009ffff	640	RAM (System)
000a0000-000bffff	128	Video RAM
000c0000-000c7fff	32	BIOS Video RAM
000c8000-000dffff	96	keine<
000e0000-000effff	64	BIOS Video RAM (<i>shadow</i>)
000f0000-000fffff	64	BIOS RAM (<i>shadow</i>)
00100000-090fffff	147456	RAM (Erweiterung)
09100000-fffdffff	4045696	keine
fffe0000-fffeffff	64	SM-RAM (<i>system management</i>)
ffff0000-ffffffff	64	BIOS ROM

Toshiba Tecra 730CDT, 1996

- schließlich benennt der **Adressraumbelungsplan** Adressbereiche, die dem allgemeinen Verwendungszweck unterliegen

Adressbereich	Größe (KiB)	Verwendung
00000000-0009ffff	640	RAM (System)
000a0000-000bffff	128	Video RAM
000c0000-000c7fff	32	BIOS Video RAM
000c8000-000dffff	96	keine
000e0000-000effff	64	BIOS Video RAM (<i>shadow</i>)
000f0000-000fffff	64	BIOS RAM (<i>shadow</i>)
00100000-090fffff	147456	RAM (Erweiterung)
09100000-fffdffff	4045696	keine
fffe0000-fffeffff	64	SM-RAM (<i>system management</i>)
ffff0000-ffffffffff	64	BIOS ROM

Toshiba Tecra 730CDT, 1996

- der **Hauptspeicher** (*main memory*), in dem Betriebssystem und die Maschinenprogramme (in Gänze/Teilen) zeitweilig liegen

Adressräume

Logisch

Abstraktion von der realen Adressraumbelegung

Abstraktion von der realen Adressraumbelegung

- ein **logischer Adressraum** beschreibt den Aufbau des Hauptspeichers eines (schwergewichtigen) Prozesses
- Hauptspeicher getrennter realer Adressbereiche wird **linear adressierbar**
- zuzüglich speicherabgebildeter (*memory mapped*) Entitäten der Hardware
 - hier insb. Gerätereister zur Interaktion mit Peripheriegeräten
 - d.h., zur speicherabgebildeten Ein-/Ausgabe (*memory-mapped I/O*)

Abstraktion von der realen Adressraumbelegung

- ein **logischer Adressraum** beschreibt den Aufbau des Hauptspeichers eines (schwergewichtigen) Prozesses

- er umfasst alle für einen Prozess gültigen Text- und Datenadressen, entsprechend des durch ihn ablaufenden Programms

Abstraktion von der realen Adressraumbelegung

- ein **logischer Adressraum** beschreibt den Aufbau des Hauptspeichers eines (schwergewichtigen) Prozesses

- er umfasst alle für einen Prozess gültigen Text- und Datenadressen, entsprechend des durch ihn ablaufenden Programms
 - auf Programmiersprachenebene beziehend auf mind. zwei Segmente
 - Text** – Maschinenanweisungen, Programmkonstanten
 - Daten** – initialisierte Daten, globale Variablen, Halde

Abstraktion von der realen Adressraumbelegung

- ein **logischer Adressraum** beschreibt den Aufbau des Hauptspeichers eines (schwergewichtigen) Prozesses
- er umfasst alle für einen Prozess gültigen Text- und Datenadressen, entsprechend des durch ihn ablaufenden Programms
- auf Maschinenprogrammzebene mindestens ein weiteres Segment **Stapel** – lokale Variablen, Hilfsvariablen, aktuelle Parameter

Abstraktion von der realen Adressraumbelegung

- ein **logischer Adressraum** beschreibt den Aufbau des Hauptspeichers eines (schwergewichtigen) Prozesses

- er umfasst alle für einen Prozess gültigen Text- und Datenadressen, entsprechend des durch ihn ablaufenden Programms
 - auf Programmiersprachenebene beziehend auf mind. zwei Segmente
 - Text** – Maschinenanweisungen, Programmkonstanten
 - Daten** – initialisierte Daten, globale Variablen, Halde
 - auf Maschinenprogrammebene mindestens ein weiteres Segment
 - Stapel** – lokale Variablen, Hilfsvariablen, aktuelle Parameter
 - andere** – Gemeinschaftsbibliotheken (*shared libraries*) oder -einrichtungen

Abstraktion von der realen Adressraumbelegung

- ein **logischer Adressraum** beschreibt den Aufbau des Hauptspeichers eines (schwergewichtigen) Prozesses

- er umfasst alle für einen Prozess gültigen Text- und Datenadressen, entsprechend des durch ihn ablaufenden Programms

- festgelegt durch das **Adressraummodell** (S. 90) des Betriebssystems und von letzteres abgebildet auf den realen Adressraum
 - mittels MMU (*memory management unit*), die dazu eine gekachelte bzw. seitennummerierte oder segmentierte Organisationsstruktur definiert

Seitennummerierung steht für eine Unterteilung des Adressraums in gleichgroße Einheiten und deren **lineare Aufzählung**.

Seitennummerierung steht für eine Unterteilung des Adressraums in gleichgroße Einheiten und deren **lineare Aufzählung**.

- je nach Adressraumtyp werden diese Einheiten verschieden benannt

Seite (*page*) im logischen/virtuellen Adressraum

Seitenrahmen (*page frame*), auch Kachel, im realen Adressraum

Seitennummerierung steht für eine Unterteilung des Adressraums in gleichgroße Einheiten und deren **lineare Aufzählung**.

- die vom Prozess generierte lineare Adresse la ist ein Tupel (p, o) :
 - p ist eine **Seitennummer** (*page number*) im Adressraum $[0, 2^N - 1]$
 - Wertebereich für $p = [0, (2^N \text{ div } 2^O) - 1]$
 - o ist der **Versatz** (*offset, displacement*) innerhalb von Seite p
 - Wertebereich für $o = [0, 2^O - 1]$
- ↔ mit $O \ll N$ und 2^O auch Seitengröße (in Bytes): typisch ist $2^{12} = 4096$

Seitennummerierung steht für eine Unterteilung des Adressraums in gleichgroße Einheiten und deren **lineare Aufzählung**.

- die vom Prozess generierte lineare Adresse la ist ein Tupel (p, o) :
 - p ist eine **Seitennummer** (*page number*) im Adressraum $[0, 2^N - 1]$

- tabellengesteuerte Abbildung von la mit p als **Seitenindex**
 - **Seitentabelle** (*page table*) von sogenannten **Seitendeskriptoren**
 - auch **Seiten-Kachel-Tabelle**, ein „dynamisches Feld“
 - wobei ggf. mehrere solcher Felder pro Prozessexemplar angelegt sind

- ein von der Hardware (MMU) vorgegebener **Verbund** von Daten, der statische/dynamische **Seiteneigenschaften** beschreibt

- ein von der Hardware (MMU) vorgegebener **Verbund** von Daten, der statische/dynamische **Seiteneigenschaften** beschreibt:

Kachel-/Seitenrahmennummer

- seitenausgerichtete reale Adresse

Attribute

- Schreibschutzbit
- Präsenzbit (an-/abwesend)

- ein von der Hardware (MMU) vorgegebener **Verbund** von Daten, der statische/dynamische **Seiteneigenschaften** beschreibt:

Kachel-/Seitenrahmennummer

- seitenausgerichtete reale Adresse

Attribute

- Schreibschutzbit
- Präsenzbit (an-/abwesend)
- Referenzbit³
- Modifikationsbit³

³„klebriges“ (*sticky*) Bit: wird von Hardware gesetzt aber nicht gelöscht.

- ein von der Hardware (MMU) vorgegebener **Verbund** von Daten, der statische/dynamische **Seiteneigenschaften** beschreibt:

Kachel-/Seitenrahmennummer

- seitenausgerichtete reale Adresse

Attribute

- Schreibschutzbit
- Präsenzbit (an-/abwesend)
- Referenzbit³
- Modifikationsbit³

- je nach Hardware und Adressraummodell gibt es weitere Attribute
 - Privilegstufe, Seiten(rahmen)größe, Spülungssteuerung (TLB), ...


³„klebriges“ (*sticky*) Bit: wird von Hardware gesetzt aber nicht gelöscht.

- ein von der Hardware (MMU) vorgegebener **Verbund** von Daten, der statische/dynamische **Seiteneigenschaften** beschreibt

- Betriebssysteme definieren pro Seitendeskriptor oft Attribute, die im **Schatten** der Seitentabelle gehalten werden müssen
 - Seitendeskriptor des Betriebssystems in der „*shadow page table*“
 - für allgemeine Verwaltungsaufgaben, aber auch speziellen Funktionen
 - Seitenersetzung (bei virtuellem Speicher), dynamisches Binden
 - copy on write (COW), copy on reference (COR)


Adressabbildung I

- angenommen, die CPU dereferenziert die Adresse 0x080481c8:
 - einstufige Abbildung




Adressabbildung I

- angenommen, die CPU dereferenziert die Adresse 0x080481c8:
 - einstufige Abbildung




- *base/limit* Registerpaar (MMU) grenzt die Seitentabelle ggf. ein
- je nach Prozessexemplar ggf. verschieden große Seitentabellen

- angenommen, die CPU dereferenziert die Adresse 0x080481c8:
 - zweistufige Abbildung (x86)





- angenommen, die CPU dereferenziert die Adresse 0x080481c8:
 - zweistufige Abbildung (x86)



- base Register (MMU) lokalisiert die Seitentabelle der 1. Stufe
- gleich große Seitentabellen, für alle Prozessexemplare


- angenommen, die CPU dereferenziert die Adresse 0x080481c8:
 - einstufige Abbildung
 - zweistufige Abbildung (x86)




- **Trap**, falls $p \geq limit$ (li.) oder ungültiger/leerer Seitendeskriptor (beide)

- ein Prozess belegt 12 KiB Text, 8 KiB Daten und 8 KiB Stapel
 - 4 KiB Seiten, 32-Bit Seitendeskriptor, 32-Bit Adresse/Prozessor

- ein Prozess belegt 12 KiB Text, 8 KiB Daten und 8 KiB Stapel
 - 4 KiB Seiten, 32-Bit Seitendeskriptor, 32-Bit Adresse/Prozessor
- einstufige Tabelle



- ein Prozess belegt 12 KiB Text, 8 KiB Daten und 8 KiB Stapel
 - 4 KiB Seiten, 32-Bit Seitendeskriptor, 32-Bit Adresse/Prozessor
- zweistufige Tabelle



Segmentierung meint die Unterteilung des Adressraums in Einheiten von möglicherweise verschiedener Größe, sogenannter **Segmente**, die ihrerseits gleichgroße Einheiten linear aufgezählt enthalten.

Segmentierung meint die Unterteilung des Adressraums in Einheiten von möglicherweise verschiedener Größe, sogenannter **Segmente**, die ihrerseits gleichgroße Einheiten linear aufgezählt enthalten.

- jedes Segment S bildet eine lineare Folge fester Speichereinheiten

Segmentierung meint die Unterteilung des Adressraums in Einheiten von möglicherweise verschiedener Größe, sogenannter **Segmente**, die ihrerseits gleichgroße Einheiten linear aufgezählt enthalten.

- jedes Segment S bildet eine lineare Folge fester Speichereinheiten:
 - Byte** ■ S ist unbedingt zusammenhängend, auch im realen Adressraum

Segmentierung meint die Unterteilung des Adressraums in Einheiten von möglicherweise verschiedener Größe, sogenannter **Segmente**, die ihrerseits gleichgroße Einheiten linear aufgezählt enthalten.

- jedes Segment S bildet eine lineare Folge fester Speichereinheiten:

- Seite**
- S ist unbedingt zusammenhängend im logischen Adressraum, aber
 - bedingt zusammenhängend im realen Adressraum
- ↪ **seitennummerierte Segmentierung** (*paged segmentation*)

Segmentierung meint die Unterteilung des Adressraums in Einheiten von möglicherweise verschiedener Größe, sogenannter **Segmente**, die ihrerseits gleichgroße Einheiten linear aufgezählt enthalten.

- jedes Segment S bildet eine lineare Folge fester Speichereinheiten

- die vom Prozess generierte Adresse la bildet ein Paar (S, D) :
 - S ist **Segmentname** (auch Segmentnummer) \rightsquigarrow 1. Dimension

- tabellengesteuerte Abbildung von la mit S als **Segmentindex**
 - selektiert den für S gültigen **Segmentdeskriptor** in der **Segmenttabelle**

- ein von der Hardware (MMU) vorgegebener **Verbund** von Daten, der statische/dynamische **Segmenteigenschaften** beschreibt

- ein von der Hardware (MMU) vorgegebener **Verbund** von Daten, der statische/dynamische **Segmenteigenschaften** beschreibt:

Basis

- Segmentanfangsadresse im Haupt- bzw. Arbeitsspeicher
- Ausrichtung (*alignment*) entsprechend der Granulatgröße

Limit

- Segmentlänge als Anzahl der Granulate
- Zahl der gültigen, linear aufgezählten Granulatadressen

Attribute

- Typ (Text, Daten, Stapel)
- Zugriffsrechte (lesen, schreiben, ausführen)
- Expansionsrichtung (auf-/abwärts)
- Präsenzbit


- ein von der Hardware (MMU) vorgegebener **Verbund** von Daten, der statische/dynamische **Segmenteigenschaften** beschreibt:
 - Basis**
 - Segmentanfangsadresse im Haupt- bzw. Arbeitsspeicher
 - Ausrichtung (*alignment*) entsprechend der Granulatgröße
 - Limit**
 - Segmentlänge als Anzahl der Granulate
 - Zahl der gültigen, linear aufgezählten Granulatadressen
 - Attribute**
 - Typ (Text, Daten, Stapel)
 - Zugriffsrechte (lesen, schreiben, ausführen)
 - Expansionsrichtung (auf-/abwärts)
 - Präsenzbit
- je nach Hardware und Adressraummodell gibt es weitere Attribute
 - Privilegstufe, Klasse (*interrupt, trap, task*), Granulatgröße, ...
 - Seiten-Kachel-Tabelle (seitennummerierte Segmentierung)

- ein von der Hardware (MMU) vorgegebener **Verbund** von Daten, der statische/dynamische **Segmenteigenschaften** beschreibt

Hinweis


Ursprünglich war Segmentierung eine Technik, um mehr Hauptspeicher adressieren zu können, als es durch die Adressbreite allein möglich war. Ein prominentes Beispiel dafür war/ist der i8086: 16-Bit breite Adresse, jedoch $A_r = [0, 2^{20} - 1]$.

- angenommen, die CPU dereferenziert die Adresse $0x78d$ im Segment namens $0xface$ \leadsto **zweikomponentige Adresse**:




- der Tabelleneintrag $face_{16} = 64206_{10}$ liefert den Segmentdeskriptor
- die Adresse ist ein Versatz zur Segmentanfangsadresse im Hauptspeicher
 - sie ist gültig, wenn ihr Wert kleiner als die Segmentlänge ist und
 - wird dann zur Segmentanfangsadresse addiert \leadsto **Verlagerung** (*relocation*)
 - ansonsten ist sie ungültig \leadsto **Schutzfehler** (*segmentation fault*)

- angenommen, die CPU dereferenziert die Adresse 0x78d im Segment namens 0xface \rightsquigarrow **zweikomponentige Adresse**:




- evtl. Ausnahmen beim Abbildungsvorgang:
 - Schutzfehler (s.u.)
 - Segmentfehler wegen Abwesenheit: *swap-out*
 - Zugriffsverletzung (falsche Rechte)
- bewirken einen **Trap**, den die MMU erzeugt

■ seitennummerierte Segmentierung (*paged segmentation*):




- ein Segment erfasst letztlich eine Seitentabelle bestimmter Größe
 - die Segmentanfangsadresse lokalisiert die Seitentabelle im Hauptspeicher
 - die Segmentlänge definiert die Größe der Seitentabelle

■ seitennummerierte Segmentierung (*paged segmentation*):




- gekachelte Segmente, grobgranular
- keine mehrstufigen Seitentabellen
- Seitentabellen verschiedener Größen
- globale oder lokale Segmenttabellen
 - pro System oder
 - pro Prozessexemplar

■ seitennummerierte Segmentierung (*paged segmentation*):




- gekachelte Segmente, grobgranular
- keine mehrstufigen Seitentabellen
- Seitentabellen verschiedener Größen
- globale oder lokale Segmenttabellen
 - pro System oder
 - pro Prozessexemplar
- nicht unkompliziert...

- je nach **Zugriffsart** des in Ausführung befindlichen Befehls selektiert die MMU implizit das passende Segment:




- je nach **Zugriffsart** des in Ausführung befindlichen Befehls selektiert die MMU implizit das passende Segment:




- Befehlsabruf (*instruction fetch*) aus Textsegment
 - Operantionskode \mapsto Segmentname „Text“

- je nach **Zugriffsart** des in Ausführung befindlichen Befehls selektiert die MMU implizit das passende Segment:



- Befehlsabruf (*instruction fetch*) aus Textsegment
- Operandenabruf (*operand fetch*) aus Text-, Daten-, Stapelsegment
 - Direktwerte \mapsto Segmentname „Text“
 - globale/lokale Daten \mapsto Segmentname „Daten“ \equiv „Stapel“

- je nach **Zugriffsart** des in Ausführung befindlichen Befehls selektiert die MMU implizit das passende Segment:



- Befehlsabruf (*instruction fetch*) aus Textsegment
- Operandenabruf (*operand fetch*) aus Text-, Daten-, Stapelsegment

↔ Programme können weiterhin **einkomponentige Adressen** verwenden

*Jede Dereferenzierung bedeutet den indirekten Zugriff über eine oder mehrere Tabellen im Hauptspeicher, der impraktikabel ist, wenn keine Vorkehrung zur **Latenzverbergung** getroffen wird.*

*Jede Dereferenzierung bedeutet den indirekten Zugriff über eine oder mehrere Tabellen im Hauptspeicher, der impraktikabel ist, wenn keine Vorkehrung zur **Latenzverbergung** getroffen wird.*

- **Zwischenspeicher** (*cache*) für das Übersetzungsergebnis, d.h., einer Unter- oder Obermengen von Deskriptoren⁴
 - Assoziativspeicher für eine kleine Anzahl (8 – 128) von Puffereinträgen
 - Segment- bzw. Seitenindex (der virtuellen Adresse) als Suchschlüssel

⁴Erstmalig umgesetzt in IBM System/370 [3, 1].

Jede Dereferenzierung bedeutet den indirekten Zugriff über eine oder mehrere Tabellen im Hauptspeicher, der impraktikabel ist, wenn keine Vorkehrung zur **Latenzverbergung** getroffen wird.

- **Zwischenspeicher** (*cache*) für das Übersetzungsergebnis, d.h., einer Unter- oder Obermengen von Deskriptoren⁴

- ein **Umsetzungsfehler** (*lookup miss*) führt zur **Tabellenwanderung** (*table walk*), die hard- oder softwaregeführt geschieht

⁴Erstmalig umgesetzt in IBM System/370 [3, 1].

Jede Dereferenzierung bedeutet den indirekten Zugriff über eine oder mehrere Tabellen im Hauptspeicher, der impraktikabel ist, wenn keine Vorkehrung zur **Latenzverbergung** getroffen wird.

- **Zwischenspeicher** (cache) für das Übersetzungsergebnis, d.h., einer Unter- oder Obermengen von Deskriptoren⁴

- ein **Umsetzungsfehler** (lookup miss) führt zur **Tabellenwanderung** (table walk), die hard- oder softwaregeführt geschieht
 - hardwaregeführt**
 - die CPU läuft die Tabellen ab
 - mittelbarer Trap, bei erfolgloser Tabellenwanderung
 - ↔ in Hardware implementierte MMU (x86, PPC)

⁴Erstmalig umgesetzt in IBM System/370 [3, 1].

Jede Dereferenzierung bedeutet den indirekten Zugriff über eine oder mehrere Tabellen im Hauptspeicher, der impraktikabel ist, wenn keine Vorkehrung zur **Latenzverbergung** getroffen wird.

- **Zwischenspeicher** (cache) für das Übersetzungsergebnis, d.h., einer Unter- oder Obermengen von Deskriptoren⁴

- ein **Umsetzungsfehler** (lookup miss) führt zur **Tabellenwanderung** (table walk), die hard- oder softwaregeführt geschieht

softwaregeführt

- das Betriebssystem läuft die Tabellen ab
 - unmittelbarer Trap der CPU, beim Umsetzungsfehler
- ↔ in Software implementierte MMU (MIPS, Alpha)

⁴Erstmalig umgesetzt in IBM System/370 [3, 1].

Jede Dereferenzierung bedeutet den indirekten Zugriff über eine oder mehrere Tabellen im Hauptspeicher, der impraktikabel ist, wenn keine Vorkehrung zur **Latenzverbergung** getroffen wird.

- **Zwischenspeicher** (cache) für das Übersetzungsergebnis, d.h., einer Unter- oder Obermengen von Deskriptoren⁴

- ein **Umsetzungsfehler** (lookup miss) führt zur **Tabellenwanderung** (table walk), die hard- oder softwaregeführt geschieht
 - hardwaregeführt** ▪ die CPU läuft die Tabellen ab

 - softwaregeführt** ▪ das Betriebssystem läuft die Tabellen ab

- letztere hat eine höhere **Auffüllzeit**, aber auch höhere **Flexibilität** [12]

⁴Erstmalig umgesetzt in IBM System/370 [3, 1].

Adressräume

Virtuell

Abstraktion von der Speicherlokalität

*Eine virtuelle Adresse erbt alle Eigenschaften einer logischen Adresse und erlaubt darüber hinaus **ortstransparente Zugriffe** auf externen Speicher – desselben oder eines anderen Rechensystems.*

Abstraktion von der Speicherlokalität

*Eine virtuelle Adresse erbt alle Eigenschaften einer logischen Adresse und erlaubt darüber hinaus **ortstransparente Zugriffe** auf externen Speicher – desselben oder eines anderen Rechensystems.*

- **lose Bindung** zwischen Adresse und durch sie adressierten Entität

Abstraktion von der Speicherlokalität

*Eine virtuelle Adresse erbt alle Eigenschaften einer logischen Adresse und erlaubt darüber hinaus **ortstransparente Zugriffe** auf externen Speicher – desselben oder eines anderen Rechensystems.*

- **lose Bindung** zwischen Adresse und durch sie adressierten Entität:
logische Adresse
 - entkoppelt von der Lokalität im **Hauptspeicher**
 - ermöglicht **dynamisches Binden** aktiver Prozesse
 - erlaubt **Tauschen** (*swapping*) inaktiver Prozesse

Abstraktion von der Speicherlokalität

*Eine virtuelle Adresse erbt alle Eigenschaften einer logischen Adresse und erlaubt darüber hinaus **ortstransparente Zugriffe** auf externen Speicher – desselben oder eines anderen Rechensystems.*

- **lose Bindung** zwischen Adresse und durch sie adressierten Entität:

virtuelle Adresse

- ist eine logische Adresse und geht darüber hinaus, sie:
- entkoppelt von der Lokalität im **Arbeitsspeicher**
- erlaubt **Seitenumlagerung** (*paging*) aktiver Prozesse

Abstraktion von der Speicherlokalität

*Eine virtuelle Adresse erbt alle Eigenschaften einer logischen Adresse und erlaubt darüber hinaus **ortstransparente Zugriffe** auf externen Speicher – desselben oder eines anderen Rechensystems.*

- **lose Bindung** zwischen Adresse und durch sie adressierten Entität:

virtuelle Adresse

- ist eine logische Adresse und geht darüber hinaus, sie:
 - entkoppelt von der Lokalität im **Arbeitsspeicher**
 - erlaubt **Seitenumlagerung** (*paging*) aktiver Prozesse
- die Adressabbildung impliziert **partielle Interpretation** der Zugriffe

Abstraktion von der Speicherlokalität

*Eine virtuelle Adresse erbt alle Eigenschaften einer logischen Adresse und erlaubt darüber hinaus **ortstransparente Zugriffe** auf externen Speicher – desselben oder eines anderen Rechensystems.*

- **lose Bindung** zwischen Adresse und durch sie adressierten Entität

- die Adressabbildung impliziert **partielle Interpretation** der Zugriffe
 - steuerndes Mittel ist das **Präsenzbit** eines Segments/einer Seite
 - – abwesend, verursacht einen **Zugriffsfehler** (*access fault*) \leadsto **Trap**
 - 1 – anwesend, unterbricht die Dereferenzierung nicht

Abstraktion von der Speicherlokalität

*Eine virtuelle Adresse erbt alle Eigenschaften einer logischen Adresse und erlaubt darüber hinaus **ortstransparente Zugriffe** auf externen Speicher – desselben oder eines anderen Rechensystems.*

- **lose Bindung** zwischen Adresse und durch sie adressierten Entität

- die Adressabbildung impliziert **partielle Interpretation** der Zugriffe

- **Ausnahmebehandlung** und Wiederaufnahme des Prozesses
 - das Betriebssystem sorgt für die Anwesenheit des Segments/der Seite und
 - die CPU wird instruiert, den unterbrochenen Befehl zu wiederholen

Einführung

Rekapitulation

Adressräume

Real

Logisch

Virtuell

Mehradressraumsysteme

Virtualität

Exklusion

Inklusion

Zusammenfassung

Mehradressraumsysteme

Virtualität

Definition (Virtualität [13])

Die Eigenschaft einer Sache, nicht in der Form zu existieren, in der sie zu existieren scheint, aber in ihrem Wesen oder ihrer Wirkung einer in dieser Form existierenden Sache zu gleichen.

- **Virtualisierung des realen Adressbereichs** – nicht Hauptspeichers!

Definition (Virtualität [13])

Die Eigenschaft einer Sache, nicht in der Form zu existieren, in der sie zu existieren scheint, aber in ihrem Wesen oder ihrer Wirkung einer in dieser Form existierenden Sache zu gleichen.

■ **Virtualisierung des realen Adressbereichs** – nicht Hauptspeichers!

i Vervielfachung von $A = [0, 2^N - 1]$

- komplett A für Betriebssystem und allen Maschinenprogrammen, jeweils

Definition (Virtualität [13])

Die Eigenschaft einer Sache, nicht in der Form zu existieren, in der sie zu existieren scheint, aber in ihrem Wesen oder ihrer Wirkung einer in dieser Form existierenden Sache zu gleichen.

■ Virtualisierung des realen Adressbereichs – nicht Hauptspeichers!

- ii Einrichtung von $A_t = [0, 2^N - 1]$, Vervielfachung von $A_p \subset A_t$
 - komplett A_t (total) für das Betriebssystem
 - komplett A_p (partiell) für alle Maschinenprogramme, jeweils

Definition (Virtualität [13])

Die Eigenschaft einer Sache, nicht in der Form zu existieren, in der sie zu existieren scheint, aber in ihrem Wesen oder ihrer Wirkung einer in dieser Form existierenden Sache zu gleichen.

- **Virtualisierung des realen Adressbereichs** – nicht Hauptspeichers!
 - Adressen dieser Bereiche sind nicht wirklich (physisch), wohl aber in ihrer Funktionalität vorhanden
 - hinter jeder dieser Adresse steht eine speicherabbildbare Entität
 - sie referenzieren Entitäten der Programmtexte (d.h., Befehle) oder -daten

Mehradressraumsysteme

Exklusion

Private Adressräume

Illusion von einem eigenen physischen Adressraum für Betriebssystem und Maschinenprogramme \rightsquigarrow **Exklusion**

- **Vervielfachung** des Adressbereichs $A = [0, 2^N - 1]$
 - wobei N bestimmt ist durch die reale Adressbreite des Prozessors
 - evolutionär betrachtet galt/gilt z.B. für $N = 16, 20, 24, 31, 32, 48, 64$

Private Adressräume

Illusion von einem eigenen physischen Adressraum für Betriebssystem und Maschinenprogramme \rightsquigarrow **Exklusion**

- **Vervielfachung** des Adressbereichs $A = [0, 2^N - 1]$

- **Spezialhardware**⁵ verhindert ein Ausbrechen von Prozessen aus A
 - dies gilt für alle durch das Betriebssystem verwalteten Prozesse, also
 - sowohl für Maschinenprogramme als auch für das Betriebssystem selbst

⁵MMU, aber ebenso eine MPU (*memory protection unit*).

Private Adressräume

Illusion von einem eigenen physischen Adressraum für Betriebssystem und Maschinenprogramme \rightsquigarrow **Exklusion**

- **Vervielfachung** des Adressbereichs $A = [0, 2^N - 1]$

- **Spezialhardware**⁵ verhindert ein Ausbrechen von Prozessen aus A

- evtl. Datenaustausch zwischen Programmen erfordert **Spezialbefehle**
 - des Betriebssystems für die Maschinenprogramme *und* \mapsto Ebene ₃
 - Systemaufrufe zur Interprozesskommunikation oder Adressbereichsabbildung
 - der CPU für die Betriebssystemprogramme \mapsto Ebene ₂
 - privilegierte Befehle zum Lese-/Schreibzugriff auf den Benutzeradressraum

⁵MMU, aber ebenso eine MPU (*memory protection unit*).

Private Adressräume

Illusion von einem eigenen physischen Adressraum für Betriebssystem und Maschinenprogramme \rightsquigarrow **Exklusion**


- **Vervielfachung** des Adressbereichs $A = [0, 2^N - 1]$


- **Spezialhardware**⁵ verhindert ein Ausbrechen von Prozessen aus A

- evtl. Datenaustausch zwischen Programmen erfordert **Spezialbefehle**
 - des Betriebssystems für die Maschinenprogramme *und* \mapsto Ebene ₃

 - der CPU für die Betriebssystemprogramme \mapsto Ebene ₂

- im Zentrum steht die **strikte Isolation** von ganzen Adressräumen
⁵MMU, aber ebenso eine MPU (*memory protection unit*).






■ zeitgenössisch **fensterbasierter Ansatz** zum Datenaustausch

horizontal

- Interprozesskommunikation (Nachrichtenversenden)
- seitenbasierte Mitbenutzung

vertikal

- Zugriffe auf den Benutzeradressraum durch **Speicherfenster**



■ prominentes Beispiel eines Betriebssystems der Art:

OSX

- Hybridkernansatz, ereignis-/prozedurbasiert, 512 MiB Fenster

Mehradressraumsysteme

Inklusion

Illusion von einem eigenen physischen Adressraum bzw. -bereich für die Maschinenprogramme \rightsquigarrow **Inklusion** des Betriebssystem(kern)s

- **Vervielfachung** des Adressbereichs $A_p \subset A_t$
 - A_t ist der dem Betriebssystem *total* zugeordnete Adressbereich
 - existiert einfach, aber mit A_p als integrierten variablen (mehrfachen) Anteil
 - A_p ist der einem Maschinenprogramm in A_t *partiell* zugeordnete Bereich
 - existiert mehrfach, einmal für jedes Anwendungs- bzw. Maschinenprogramm

Partiell private Adressräume


Illusion von einem eigenen physischen Adressraum bzw. -bereich für die Maschinenprogramme \leadsto **Inklusion** des Betriebssystem(kern)s


- **Vervielfachung** des Adressbereichs $A_p \subset A_t$
 - A_t ist der dem Betriebssystem *total* zugeordnete Adressbereich
 - A_p ist der einem Maschinenprogramm in A_t *partiell* zugeordnete Bereich
- der Benutzeradressraum ist ein Teil (genauer: eine echte Teilmenge) des Betriebssystemadressraums
 - die MMU verhindert ein Ausbrechen von Prozessen aus A_p und A_t , nicht jedoch deren Eindringen heraus aus $A_t - A_p$ und hinein in A_p
 - bedingter Schreibschutz von A_p für A_t dämmt **Betriebssystemfehler** ein
 - dabei erstreckt sich A_p über den oberen oder unteren Bereich von A_t
 - ein Prozesswechsel zwischen A_p bedingt das Umschalten der MMU

Partiell private Adressräume


Illusion von einem eigenen physischen Adressraum bzw. -bereich für die Maschinenprogramme \rightsquigarrow **Inklusion** des Betriebssystem(kern)s

- **Vervielfachung** des Adressbereichs $A_p \subset A_t$
 - A_t ist der dem Betriebssystem *total* zugeordnete Adressbereich
 - A_p ist der einem Maschinenprogramm in A_t *partiell* zugeordnete Bereich
- der Benutzeradressraum ist ein Teil (genauer: eine echte Teilmenge) des Betriebssystemadressraums
- im Vordergrund steht, **weniger Adressraumwechsel** hervorzurufen





- zeitgenössisch **partitionsbasierter Ansatz** zum Datenaustausch
 - horizontal**
 - Interprozesskommunikation, Segment-/Seitenmitbenutzung
 - vertikal**
 - **speicherabgebildeter Zugriff** auf den Benutzeradressraum



- prominente Beispiele von Betriebssystemen der Art:

Linux

- monolithisch, prozedurbasiert

OSX, NT

- Hybridkernansatz, prozess-/prozedurbasiert

Mehradressräumsysteme

Partitionierung des Adressbereichs

Inklusion des Benutzeradressraums in den Betriebssystemadressraum ist nur bei hinreichend großem N ein sinnvoller Ansatz

- das Modell wurde attraktiv mit Adressbreiten von $N \geq 30$ Bits
 - also für reale Adressbereiche ab 1 GiB Speicherumfang

Partitionierung des Adressbereichs

Inklusion des Benutzeradressraums in den Betriebssystemadressraum ist nur bei hinreichend großem N ein sinnvoller Ansatz

- das Modell wurde attraktiv mit Adressbreiten von $N \geq 30$ Bits
- typische Aufteilung von $A = [0, 2^{32} - 1] = 4$ GiB:
 - gleich** ▪ 2 GiB jeweils für Benutzer- und Betriebssystemadressraum
 - ungleich** ▪ 3 GiB Benutzer- und 1 GiB Betriebssystemadressraum
 - Linux

Partitionierung des Adressbereichs

Inklusion des Benutzeradressraums in den Betriebssystemadressraum ist nur bei hinreichend großem N ein sinnvoller Ansatz

- das Modell wurde attraktiv mit Adressbreiten von $N \geq 30$ Bits
- typische Aufteilung von $A = [0, 2^{32} - 1] = 4$ GiB:
 - gleich** ▪ 2 GiB jeweils für Benutzer- und Betriebssystemadressraum
 - ungleich** ▪ 3 GiB Benutzer- und 1 GiB Betriebssystemadressraum
 - Linux
- steht und fällt mit der Größe von Benutzerprogrammen/-prozessen

Partitionierung des Adressbereichs

Inklusion des Benutzeradressraums in den Betriebssystemadressraum ist nur bei hinreichend großem N ein sinnvoller Ansatz

- das Modell wurde attraktiv mit Adressbreiten von $N \geq 30$ Bits

*Inklusion bedeutet aber eben auch, dass die Benutzerprozesse dem Betriebssystem ein **stärkeres Vertrauen** schenken müssen*

- Schreibschutz auf A_p legen und nur bei Bedarf zurücknehmen/lockern
 - sonst sind Zeigerfehler in $A_t - A_p$ verheerend für Programme in A_p
 - aber auch implizit erlaubte Lesezugriffe verletzen die **Privatsphäre...**

Einführung

Rekapitulation

Adressräume

Real

Logisch

Virtuell

Mehradressraumsysteme

Virtualität

Exklusion

Inklusion

Zusammenfassung

- **Prozessadressräume** sind (a) real, (b) logisch oder (c) virtuell
 - (a) lückenhafter, wirklicher Hauptspeicher
 - (b) lückenloser, wirklicher Hauptspeicher
 - (c) lückenloser, scheinbarer Hauptspeicher

- **Prozessadressräume** sind (a) real, (b) logisch oder (c) virtuell
 - (a) lückenhafter, wirklicher Hauptspeicher
 - (b) lückenloser, wirklicher Hauptspeicher
 - (c) lückenloser, scheinbarer Hauptspeicher
- Arbeitsspeicher liegt im Vordergrund (a, b) bzw. Hintergrund (c)

- logische/virtuelle Adressräume sind **seiten- oder segmentorientiert**
 - d.h., sie sind eine Aufzählung ein- oder zweidimensionaler Adressen
 - eindimensional** – Tupel (Seitennummer, Versatz)
 - zweidimensional** – Paar (Segmentnummer, Adresse) bzw.
 - Paar (Segmentnummer, (Seitennummer, Versatz))

- logische/virtuelle Adressräume sind **seiten- oder segmentorientiert**
 - d.h., sie sind eine Aufzählung ein- oder zweidimensionaler Adressen
 - eindimensional** – Tupel (Seitennummer, Versatz)
 - zweidimensional** – Paar (Segmentnummer, Adresse) bzw.
 - Paar (Segmentnummer, (Seitennummer, Versatz))
 - letztere Paarung gilt für die **seitennummerierte Segmentierung**

- **Mehradressraumssysteme** vervielfachen den realen Adressbereich
 - implementieren (total/partiell) private Adressräume
 - Informationsaustausch zwischen Betriebssystem- & Benutzeradressraum:
 - fensterbasiert, bedarfsorientierte Einblendung von Adressraumabschnitten
 - spezialbefehlbasiert, selektives Kopieren von Maschinenwörtern
 - adressraumgeteilt, direkter Zugriff auf kompletten Benutzeradressraum

- **Prozessadressräume** sind (a) real, (b) logisch oder (c) virtuell

- logische/virtuelle Adressräume sind **seiten- oder segmentorientiert**

- **Mehradressraumssysteme** vervielfachen den realen Adressbereich

Zusammenfassung

Bibliographie

- [1] CASE, R. P. ; PADEGS, A. :
Architecture of the IBM System/370.
In: *Communications of the ACM* 21 (1978), Jan., Nr. 1, S. 73–96
- [2] HILDEBRAND, D. :
An Architectural Overview of QNX.
In: *Proceedings of the USENIX Workshop on Micro-kernels and Other Kernel Architectures (USENIX Microkernels)* USENIX Association, 1992. –
ISBN 1-880446-42-1, S. 113–126
- [3] IBM CORPORATION (Hrsg.):
IBM System/370 Principles of Operation.
Fourth.
Poughkeepsie, New York, USA: IBM Corporation, Sept. 1 1974.
(GA22-7000-4, File No. S/370-01)

- [4] KLEINÖDER, J. ; SCHRÖDER-PREIKSCHAT, W. :
Adressbindung.
In: [7], Kapitel 6.3
- [5] KLEINÖDER, J. ; SCHRÖDER-PREIKSCHAT, W. :
Prozesse.
In: [7], Kapitel 6.1
- [6] KLEINÖDER, J. ; SCHRÖDER-PREIKSCHAT, W. :
Speicher.
In: [7], Kapitel 6.2
- [7] KLEINÖDER, J. ; SCHRÖDER-PREIKSCHAT, W. ; LEHRSTUHL INFORMATIK
4 (Hrsg.):
Systemprogrammierung.
FAU Erlangen-Nürnberg, 2015 (Vorlesungsfolien)

[8] LIONS, J. :

A Commentary on the Sixth Edition UNIX Operating System.

The University of New South Wales, Department of Computer Science, Australia :

<http://www.lemis.com/grog/Documentation/Lions>, 1977

[9] LIONS, J. :

UNIX Operating System Source Code, Level Six.

The University of New South Wales, Department of Computer Science, Australia : <http://v6.cuzuco.com>, Jun. 1977

[10] QUANTUM SOFTWARE SYSTEMS LTD. (Hrsg.):

QNX Operating System User's Manual.

Version 2.0.

Toronto, Canada: Quantum Software Systems Ltd., 1984

[11] SCHRÖDER, W. :

Eine Familie von UNIX-ähnlichen Betriebssystemen – Anwendung von Prozessen und des Nachrichtenübermittlungskonzeptes beim strukturierten Betriebssystementwurf, Technische Universität Berlin, Diss., Dez. 1986

[12] UHLIG, R. ; NAGLE, D. ; STANLEY, T. ; MUDGE, T. ; SECHREST, S. ; BROWN, R. :

Design Tradeoffs for Software-Managed TLBs.

In: *ACM Transactions on Computer Systems* 12 (1994), Aug., Nr. 3, S. 175–205


[13] WIKIPEDIA:


Virtualität.

<https://de.wikipedia.org/wiki/Virtualit{ä}t>, Aug. 2015


Anhang

Mehradressraumsysteme







- antiquiert (i8086) **fensterbasierter Ansatz** zum Datenaustausch
 - horizontal**
 - Interprozesskommunikation (Nachrichtenversenden)
 - vertikal**
 - Zugriffe auf den Benutzeradressraum mittels **Extrasegment**




- antiquiert (i8086) **fensterbasierter Ansatz** zum Datenaustausch
 - horizontal**
 - Interprozesskommunikation (Nachrichtenversenden)
 - vertikal**
 - Zugriffe auf den Benutzeradressraum mittels **Extrasegment**
- Beispiele von (mikrokernbasierten) Betriebssystemen der Art:
 - QNX [10]**
 - ereignisbasiert, vgl. auch [2]
 - AX [11]**
 - ereignis-/prozedurbasiert, QNX-kompatibel





- **antiquiert (PDP 11/40) kopiebasierter Ansatz** zum Datenaustausch
 - **horizontal**
 - Interprozesskommunikation (Nachrichtenversenden, *pipe*)
 - seitenbasierte Mitbenutzung in Inkrementen von 64 Bytes
 - **vertikal**
 - Zugriffe auf den Benutzeradressraum mittels **Spezialbefehle**
 - *move from/to previous instruction space (mfpi/mtpi)*



- **antiquiert (PDP 11/40) kopiebasierter Ansatz** zum Datenaustausch
horizontal
 - Interprozesskommunikation (Nachrichtenversenden, *pipe*)
 - seitenbasierte Mitbenutzung in Inkrementen von 64 Bytes**vertikal**
 - Zugriffe auf den Benutzeradressraum mittels **Spezialbefehle**
 - *move from/to previous instruction space (mfpi/mtpi)*
- prominentes Beispiel eines (monolithischen) Betriebssystems der Art:
 - **UNIX**
 - Version 6 [9, 8], prozedurbasiert