### Hinweise – 80x86-Architektur

Dr.-Ing. Volkmar Sieh

Department Informatik 4 Systemsoftware Friedrich-Alexander-Universität Erlangen-Nürnberg

WS 2025/2026



#### 80x86 – Dokumentation

- Dokumentation: "Intel 64 and IA-32 Architectures Software Developer's Manual"
  - Volume 1: Basic Architecture
  - Volume 2A, 2B, 2C: Instruction Set Architecture
  - Volume 3A, 3B, 3C: System Programming Guide
  - http://www.intel.com/content/www/us/en/processors/ architectures-software-developer-manuals.html



#### 80x86-Architektur

- 80x86-CPUs haben lange Historie (8080, 8086, 80286, 80386, 80486, Pentium, ...)
- Daher vieles nicht logisch aufgebaut, sondern historisch gewachsen (kompatibel).
- Heute würde man vieles anders machen...

Hier nur "kleine" Untermenge der 80x86-Befehle und Fähigkeiten:

- nur Protected Mode
- nur 32-Bit-Mode
- keine Erweiterungen (FPU, MMX, SSE, ...)



Befehle unterschiedlich lang (1 Byte bis 16 Bytes)

Ein-Byte-Opcode: lediglich Opcode-Byte; Beispiele:

```
c3 ret
f4 hlt
fa cli
fb sti
... ...
```



Zwei-Byte-Opcode; Prefix 0x0f und Opcode-Byte; Beispiele:

```
Of a2 cpuid Of aa rsm ...
```



Opcode, Register kodiert in Opcode, Bit 0:2; Beispiele:

	40 41	incl incl	%eax %ecx	48 49	decl decl	%eax %ecx
	 50 51	 pushl pushl	 %eax %ecx	 58 59		 %eax %ecx
Of Of	 c8 c9	 bswap bswap	 %eax %ecx			

#### Register-Kodierung:

0:	eax	1:	ecx	2:	edx	3:	ebx
4:	esp	5:	ebp	6:	esi	7:	edi



#### Prefix-Gruppen:

```
0xF0, 0xF2, 0xF3: Lock- und Repeat-Prefixe
```

$$0 \times 26$$
,  $0 \times 2E$ ,  $0 \times 36$ ,  $0 \times 3E$ ,  $0 \times 64$ ,  $0 \times 65$ : ändert Segment

0x66: ändert Operandengröße (16-Bit ↔ 32-Bit)

0x67: ändert Adressierungsart (alt  $\leftrightarrow$  neu)

#### Beispiele:

```
im 16-Bit-Mode-Segment:
                                im 32-Bit-Mode-Segment:
                                                  %eax
      40
          incw
                %ax
                                       40
                                           incl
                                                  %ax
 66
      40
          incl
                 %eax
                                  66
                                       40
                                           incw
```

Prefix Opcode

Prefix: aus jeder Gruppe oben max. ein Prefix-Byte erlaubt => max. vier Prefix-Bytes vor Opcode.



Opcode mit ModR/M-Byte; Beispiele:

```
21 07 and %eax, (%edi)
23 07 and (%edi), %eax
01 43 04 add %eax, 0x4(%ebx)
29 8a 00 01 00 00 sub %ecx, 0x100(%edx)
31 d5 xor %edx, %ebp
```

Prefix	Opcode	ModR/M	Displacement
(optional)			(gem. ModR/M)

#### Bit 7-6: Adressierungsart:

0: Register indirekt (kein Displacement)

1: Register indirekt (8-Bit-Displacement)

2: Register indirekt (32-Bit-Displacement)

Register

Bit 5-3: einzelnes Register

Bit 2-0: Basis-Register bzw. Register



r8(/r) r16(/r) r16(/r) r32(/r) mm(/r) xmm(/r) /digit (Opcode) REG =			AL AX EAX MM0 XMM0 0 000	CL CX ECX MM1 XMM1 1 001	DL DX EDX MM2 XMM2 2 010	BL BX EBX MM3 XMM3 3 011	AH SP ESP MM4 XMM4 4 100	CH BP EBP MM5 XMM5 5 101	DH SI ESI MM6 XMM6 6 110	BH DI EDI MM7 XMM7 7
Effective Address	Mod	R/M		Value	of Mod	IR/M By	/te (in H	exadec	imal)	
[EAX] [ECX] [EDX] [EBX] [-]I-] <sup>1</sup> disp32 <sup>2</sup> [ESI] [EDI]	00	000 001 010 011 100 101 110	00 01 02 03 04 05 06 07	08 09 0A 0B 0C 0D 0E 0F	10 11 12 13 14 15 16	18 19 1A 1B 1C 1D 1E 1F	20 21 22 23 24 25 26 27	28 29 2A 2B 2C 2D 2E 2F	30 31 32 33 34 35 36 37	38 39 3A 3B 3C 3D 3E 3F
[EAX]+disp8 <sup>3</sup> [ECX]+disp8 [EDX]+disp8 [EBX]+disp8 [-]]]+disp8 [EBP]+disp8 [ESI]+disp8 [EOI]+disp8	01	000 001 010 011 100 101 110	40 41 42 43 44 45 46 47	48 49 4A 4B 4C 4D 4E 4F	50 51 52 53 54 55 56 57	58 59 5A 5B 5C 5D 5E 5F	60 61 62 63 64 65 66 67	68 69 6A 6B 6C 6D 6E 6F	70 71 72 73 74 75 76 77	78 79 7A 7B 7C 7D 7E 7F



r8(/r) r16(/r) r16(/r) r32(/r) mm(/r) mm(/r) /digit (Opcode) REG =			AL AX EAX MM0 XMM0 0 000	CL CX ECX MM1 XMM1 1 001	DL DX EDX MM2 XMM2 2 010	BL BX EBX MM3 XMM3 3 011	AH SP ESP MM4 XMM4 4 100	CH BP EBP MM5 XMM5 5 101	DH SI ESI MM6 XMM6 6 110	BH DI EDI MM7 XMM7 7
Effective Address	Mod	R/M		Value	e of Mod	IR/M By	/te (in H	exadec	imal)	
[EAX]+disp32 [ECX]+disp32 [EDX]+disp32 [EBX]+disp32 [-][-]+disp32 [EBP]+disp32 [ESI]+disp32 [EDI]+disp32	10	000 001 010 011 100 101 110	80 81 82 83 84 85 86	88 89 8A 8B 8C 8D 8E 8F	90 91 92 93 94 95 96 97	98 99 9A 9B 9C 9D 9E 9F	A0 A1 A2 A3 A4 A5 A6 A7	A8 A9 AA AB AC AD AE AF	B0 B1 B2 B3 B4 B5 B6 B7	B8 B9 BA BB BC BD BE BF
EAX/AX/AL/MM0/XMM0 ECX/CX/GL/MM/XMM1 EDX/DX/DL/MM2/XMM2 EBX/BX/BL/MM3/XMM3 ESP/SP/AH/MM4/XMM4 EBP/BP/CH/MM5/XMM5 ESI/SI/DH/MM6/XMM6 EDI/DI/BH/MM6/XMM6	11	000 001 010 011 100 101 110	C0 C1 C2 C3 C4 C5 C6 C7	C8 C9 CA CB CC CD CE	D0 D1 D2 D3 D4 D5 D6 D7	D8 D9 DA DB DC DD DE DF	E0 E1 E2 E3 E4 E5 E6 E7	E8 E9 EA EB EC ED EE	F0 F1 F2 F3 F4 F5 F6 F7	F8 F9 FA FB FD FE FF



Adressierungsart "Register indirekt mit Index und Scale-Faktor":

Codierung über sogenanntes "SIB"-Byte.

Prefix	Opcode	ModR/M	SIB	Displacement
(optional)			(gem. ModR/M)	(gem. ModR/M



Wird %esp als Register für die Register-indirekt-Adressierungsart verwendet, so folgt ein SIB-Byte:

#### Aufbau SIB-Byte:

Bit 7-6: Scale-Faktor:

Bit 7-6	Faktor
00	1
01	2
10	4
11	8

Bit 5-3: Index-Register

Bit 2-0: Basis-Register



Spezialfall: wird als Indexregister-Nummer die Nummer des Registers %esp angegeben, wird **kein** Indexregister verwendet (Index: 0).

=> z.B. Adressierungsart 4(%esp) existiert eigentlich nicht

Ersatz: 4(%esp , , )

Spezialfall: wird als Basisregister-Nummer die Nummer des Registers %ebp angegeben, wird **kein** Basisregister verwendet (Basis: 0).

Anwendung (Beispiel): array( , %eax, 4)



r32 Base = Base =			EAX 0 000	ECX 1 001	EDX 2 010	EBX 3 011	ESP 4 100	[*] 5 101	ESI 6 110	EDI 7 111	
Scaled Index	SS	Index		Value of SIB Byte (in Hexadecimal)							
[EAX] [ECX] [EDX] [EBX] none [EBP] [ESI] [EOI]	00	000 001 010 011 100 101 110	00 08 10 18 20 28 30 38	01 09 11 19 21 29 31 39	02 0A 12 1A 22 2A 32 3A	03 0B 13 1B 23 2B 33 3B	04 0C 14 1C 24 2C 34 3C	05 0D 15 1D 25 2D 35 3D	06 0E 16 1E 26 2E 36 3E	07 0F 17 1F 27 2F 37 3F	
[EAX*2] [ECX*2] [EDX*2] [EBX*2] none [EBP*2] [ESI*2] [EOI*2]	01	000 001 010 011 100 101 110 111	40 48 50 58 60 68 70 78	41 49 51 59 61 69 71 79	42 4A 52 5A 62 6A 72 7A	43 4B 53 5B 63 6B 73 7B	44 4C 54 5C 64 6C 74 7C	45 4D 55 5D 65 6D 75 7D	46 4E 56 5E 66 6E 76 7E	47 4F 57 5F 67 6F 77	



r32 Base = Base =			EAX 0 000	ECX 1 001	EDX 2 010	EBX 3 011	ESP 4 100	[*] 5 101	ESI 6 110	EDI 7 111	
Scaled Index	SS	Index		Value of SIB Byte (in Hexadecimal)							
[EAX*4] [ECX*4] [EDX*4] [EBX*4] none [EBP*4] [ESI*4] [EDI*4]	10	000 001 010 011 100 101 110	80 88 90 98 A0 A8 B0 B8	81 89 91 89 A1 A9 B1 B9	82 8A 92 9A A2 AA B2 BA	83 8B 93 9B A3 AB B3 BB	84 8C 94 9C A4 AC B4 BC	85 8D 95 9D A5 AD B5 BD	86 8E 96 9E A6 AE B6 BE	87 8F 97 9F A7 AF B7	
[EAX*8] [ECX*8] [EDX*8] [EBX*8] none [EBP*8] [ESI*8] [EDI*8]	11	000 001 010 011 100 101 110 111	C0 C8 D0 D8 E0 E8 F0 F8	C1 C9 D1 D9 E1 E9 F1	C2 CA D2 DA E2 EA F2	C3 CB D3 DB E3 EB F3 FB	C4 CC D4 DC E4 EC F4 FC	C5 CD D5 DD E5 ED F5 FD	C6 CE D6 DE E6 EE F6 FE	C7 CF D7 DF E7 EF F7	



Immediates: zusätzliche Konstanten; Beispiele:

	04 01	addb	\$0x1, %al
66	83 c0 01	addw	\$0x1, %ax
	83 c0 01	addl	\$0x1, %eax
66	05 00 01	addw	\$0×100, %ax
	05 00 00 01 00	addl	\$0×10000, %eax
	b0 12	movb	\$0×12, %al
66	81 45 04 34 12	addw	\$0×1234, 0×4(%ebp)

Befehls-Opcodes (max.):

Prefix	Opcode	ModR/M	SIB	Displacement	Immediate
--------	--------	--------	-----	--------------	-----------



## Opcode Gruppen

- Manche Opcodes können für mehrere Befehle stehen
- Opcode wird durch MOD/RM Byte, Bits 3-5 erweitert
- Genaueres: Anhang A.4 des Intel 64 and IA-32 Architectures Software Developer's Manual, Volume 2b.
- Beispiel: 81 F9 00 02 00 00: cmpl \$0x0200, %ecx



# Prozessor Flags

- Flags sind spezielles Prozessorregister
- Befehle verändern eine Menge an Flags
- Zugriff lediglich indirekt, durch
  - Opcodes, die Flags auswerten (z.B. bedingte Sprünge)
  - Stack (z.B. pushf)
  - Opcodes, die einzelne Flags manipulieren (z.B. sti, cli)
- Für diese Aufgabe genügen Status-Flags
- Genaueres: Intel 64 and IA-32 Architectures Software Developer's Manual, Volume 1, Kapitel 3.4.3.



... und 64-Bit-Modus...?



#### Neu:

- alle Register jetzt 64-Bit breit (%rax, %rbx, ...)
- 8 weitere Register (%r8, %r9, ...)
- Program-Counter-indirekte Adressierung (disp32(%rip))
- ..



#### Codierung:

8-Bit-REX-Prefix (statt INC/DEC-Befehlen):

0100 V	V R	ХВ
--------	-----	----

0100: ehemalige INC/DEC-Bits

W: "wide"-Instruktion (64-Bit Operanden)

R: zusätzliches 3. Bit der Registernummer in ModR/M

X: zusätzliches 3. Bit der Registernummer in SIB-Index

B: zusätzliches 3. Bit der Registernummer in SIB-Basis



Zusätzlich: Es existiert jetzt eine PC-relative Adressierungsart:

z.B.:

movb \$1, buf(%rip)

