#### Assembler

Dr.-Ing. Volkmar Sieh

Department Informatik 4 Systemsoftware Friedrich-Alexander-Universität Erlangen-Nürnberg

WS 2025/2026



- Assemblerprogrammierung schon Teil von GRa
- viel zu wenig f
  ür das genaue Verst
  ändnis von VMs
- hier: detaillierte Beschreibung des Intel/AMD/Cyrix/... 80x86
  - Assemblerprogrammierung
  - Interrupts/Exceptions/System-Calls
  - Segmentierung
  - MMU-Programmierung
  - ohne Erweiterungen (MMX, SSE, ...)
  - ohne Floating Point Unit
  - nur 32-Bit-Mode
  - nur Protected-Mode



Hier nur Beispiele für Intel/AMD/Cyrix/... 80x86-Architektur.

Gründe:

- 80×86-Architektur bei virtuellen Maschinen weit verbreitet.
- Alle benötigten Tools unter Linux (CIP-Pool) für eigene Versuche verfügbar.

Motto: "Wer 80x86-Architektur versteht, versteht auch alle anderen Architekturen..."



- Intel/AMD/Cyrix/...-Handbücher in "Intel"-Schreibweise
- Linux-Tools in "AT&T"-Schreibweise

Vergleich:

Intel-Syntax:

AT&T-Syntax:

```
add al, [x] addb x, %al subw %ax, 8(%eax) mov word [eax+ebx*4], 42 movw $42, (%eax, %ebx, 4)
```



Hier: Schreibweise gemäß AT&T-Assembler:

- Quell-Operand steht links
- Ziel-Operand steht rechts
- Register mit "%"
- Immediate Operands mit "\$"
- Operationsbreite "b" (8-Bit), "w" (16-Bit), "I" (32-Bit)

#### Beispiele:

```
addl $1, %eax movb %al, %bl
incw %cx xorl %edx, %edx
```



#### Befehle

Die 80x86-CPUs kennen (u.a.) folgende Befehle:

- mov, movzbw, movzbl, movzwl, movsbw, movsbl, movswl, xchg, lea
- in, out
- add, adc, sub, sbb, mul, div, inc, dec, neg
- and, or, xor, not
- shl, shr, asr, rol, ror, rcl, rcr
- push, pop, pushf, popf, call, ret
- je, jne, jcc, jcs, jl, jle, jg, jge, jb, jbe, ja, jae,
  jmp
- int, iret, hlt, cli, sti
- test, cmp



Heute zusätzlich viele, viele MMX-, SSE-, ... Befehle.

### Register

Die 80x86-CPUs kennen folgende 32-Bit-Register:

eflags: Zero-, Overflow-, Carry-, ... -Flags

eip: Instruction Pointer

eax, ebx, ecx, edx, edi, esi, ebp: General Purpose Register

esp: Stack Pointer

Zusätzlich: Segment-, FPU-, Control-, Debug- und

Machine-Specific-Register



# General Purpose / Segment Register

Eight 32-bit Registers

General-Purpose Registers

Six 16-bit Registers

Segment Registers

32-bits


**EFLAGS** Register

32-bits

EIP (Instruction Pointer Register)




### Flags Register



- S Indicates a Status Flag
- C Indicates a Control Flag
- X Indicates a System Flag




# Floating Point Coprocessor / MMX/SSE/SSE2






MXCSR Register

### Register



Entsprechendes gilt für %ebx, %ecx und %edx.



Entsprechendes gilt für %edi, %esi und %ebp.



=> Es existieren je 8 Register für 8-Bit-, 16-Bit- und 32-Bit-Werte.

## Adressierungsarten

Die 80x86-CPUs kennen folgende Adressierungsarten:

- Immediate Operand (z.B. \$15)
- Register (z.B. %eax)
- Register indirekt (z.B. (%eax))
- Register indirekt mit Displacement (z.B. 8(%eax))
- Speicher (z.B. tmp)

Im Weiteren nicht verwendet:

- Register indirekt mit Index und Scale-Faktor (z.B. (%eax, %ebx, 8))
- Register indirekt mit Index und Scale-Faktor und Displacement
   (z.B. 10(%eax, %ebx, 8))



# Programmierung – Beispiele

```
int x;  /* mem */
int sum; /* %eax */
int i;  /* %ebx */

sum = 0;
for (i = 1; i <= x; i++) {
    sum += i;
}</pre>
```

```
xorl %eax, %eax
movl $1, %ebx
jmp test
loop:
   addl %ebx, %eax
   incl %ebx
test:
   cmpl %ebx, x
jge loop
```

Hinweis: jge springt gdw. x-%ebx >= 0.

