Betriebssysteme
Dieser für den Lehrstuhl sehr zentrale Forschungsbereich beschäftigt sich mit Konzepten und Techniken zur gezielten Zuordnung von Rechenressourcen zu den darum konkurrierenden Prozessen und der damit verbundenen Steuerung der Ausführung der jeweiligen Maschinenprogramme. Dabei werden nicht nur analytische Verfahren betrachtet, sondern vor allem auch konstruktive Ansätze verfolgt. Betrachtet werden maßgeschneiderte Betriebssystemstrukturen entsprechend den Erfordernissen einer jeweiligen Anwendungsdomäne, sowohl als Eigenentwicklung von Grund auf neu oder als Erweiterung beziehungsweise Anpassung bereits bestehender Lösungen. In funktionaler wie auch nicht-funktionaler Hinsicht ist die Herangehensweise einerseits anwendungsorientiert und andererseits hardwarezentrisch. Die Arbeiten sind vor allem geprägt durch die Technologie mehr- oder vielkerniger Prozessoren und den damit verbundenen Herausforderungen in der Koordinierung von Kommunikation und Konkurrenz paralleler Prozesse.
Projekte:
TRR 89 C1: Invasives Laufzeitunterstützungssystem (iRTSS) (C01)
Teilprojekt C1 erforscht Systemsoftware für invasiv-parallele Anwendungen. Bereitgestellt werden Methoden, Prinzipien und Abstraktionen zur anwendungsgewahren Erweiterung, Konfigurierung und Anpassung invasiver Rechensysteme durch eine neuartige, hochgradig flexible Betriebssystem-Infrastruktur. Diese wird zur praktischen Anwendung in ein Unix-Wirtssystem integriert. Untersucht werden (1) neue Entwurfs- und Implementierungsansätze nebenläufigkeitsgewahrer Betriebssysteme, (2) neuartige AOP-ähnliche Met…
LAOS: Latenzgewahrheit in Betriebssystemen für massiv-parallele Prozessoren
Thema des Vorhabens ist die effiziente Nutzung von Kernen homogener oder heterogener massiv-paralleler Prozessoren für Betriebssystemprozesse im Namen von ablaufenden (nichtsequentiellen) Anwendungsprogrammen. Im Vordergrund stehen konstruktive Ansätze zur Vorbeugung, Vermeidung und Verbergung von Latenzen, hervorgerufen beim Zugriff konkurrierender Prozesse auf gemeinsame Betriebsmittel und bei Ausführung von Systemfunktionen. Schwerpunktmäßig untersucht werden optimistische Verfahren der Inte…
COKE: Softwarekontrollierte Konsistenz und Kohärenz für vielkernige Prozessorarchitekturen
TRR 89 C5: IT-Sicherheit bei invasivem Rechnen (C05)
Untersucht werden Anforderungen und Mechanismen zum Schutz vor böswilligen Angreifern für ressourcengewahre rekonfigurierbare Hardware/Software-Architekturen. Der Fokus liegt auf der Umsetzung von Informationsflusskontrolle mittels Isolationsmechanismen auf Anwendungs-, Betriebssystems- und Hardwareebene. Ziel der Untersuchungen sind Erkenntnisse über die Wechselwirkungen zwischen Sicherheit und Vorhersagbarkeit kritischer Eigenschaften eines invasiven Rechensystems.
NEON: Nichtflüchtigkeit in energiebewussten Betriebssystemen
Der gegenwärtige Trend hin zu schnellem, byteadressierbarem nichtflüchtigem Hauptspeicher (non-volatile memory, NVM) mit Latenzen und einer Schreibfestigkeit näher an SRAM und DRAM als an Flash positioniert NVM als möglichen Ersatz für die etablierten flüchtigen Technologien. Während einerseits die Nichtflüchtigkeit und geringe Leckleistung NVM, neben weiteren vorteilhaften Merkmalen, zum attraktiven Kandidaten für neue Systementwürfe macht, ergeben sich andererseits auch große Herausford…
LARN: Latenz- und Resilienz-gewahre Vernetzung
Das Projekt entwickelt Transportkanäle für Cyber-physische Netzwerke. Solche Transportkanäle müssen Latenz- und Resilienz-gewahr sein; d. h. die Latenz, welche die Anwendung sieht, muss vorhersagbar und in gewissen Grenzen, u. a. durch eine Balance von Latenz und Resilienz, garantiert sein. Dies ist nur möglich durch einen neuartigen Transport-Protokollstapel und dessen adäquaten Unterbau (Betriebssystem sowie die Betriebssystem-nahen Ebenen des Protokollstapels). Dazu führt das vorliegende Vorhab…
e.LARN: Energie-, Latenz- und Resilienz-gewahre Vernetzung
PAVE: Stromausfallbewusster byteadressierbarer virtueller nichtflüchtiger Speicher
Subsysteme für virtuellen Speicher (VM) lassen die Unterschiede zwischen Sekundär- und Hauptspeicher verschwimmen, so dass auf flüchtige und nicht-flüchtige Daten gleichermaßen mit denselben CPU-Instruktionen zugegriffen werden kann. Jedes VM-Subsystem versucht, häufig benötigte Daten in schnellem, flüchtigen Hauptspeicher zu halten, um die hohe Zugriffslatenz des Sekundärspeichers zu vermeiden, unabhängig davon, ob die Daten selbst flüchtig sind oder nicht. Das Aufkommen von byte- …
maRE: Migrationsgewahre Laufzeitumgebung für Echtzeit- Mehrkernsysteme
Das Vorhaben entwickelt ein neuartiges Paradigma, um Prozessmigration in Mehrkern-Echtzeitsystemen zeitlich vorhersagbar zu gestalten. Kern des Ansatzes ist das Konzept der migrationsgewahren Laufzeitumgebung (migration-aware real-time executive), in welcher Migrationsentscheidungen anstatt auf globalen Lastparametern systematisch auf Grundlage von Hinweisen der unter (strikten) Echtzeitbedingungen ablaufenden Maschinenprogramme der Anwendungsebene getroffen werden. Diese sogenannten Migrationshinweise…
Kontaktpersonen:
Beteiligte Wissenschaftler:
Publikationen:
- , , , , :
Nowa: A Wait-Free Continuation-Stealing Concurrency Platform
35th IEEE International Parallel & Distributed Processing Symposium (IPDPS) (Portland, Oregon, 17. Mai 2021 - 21. Mai 2021)
In: 2021 IEEE International Parallel and Distributed Processing Symposium (IPDPS) 2021
DOI: 10.1109/IPDPS49936.2021.00044
URL: https://www4.cs.fau.de/~flow/papers/schmaus2021nowa.pdf